Tras 3 cambios de diseño importantes en la última semana, sólamente para el firewall, creo que el PT se ha estancado de nuevo.
El diseño actual utiliza más recursos de los disponibles en el FPGA
Me temo que hay que considerar seriamente el tener que rediseñarlo por completo.
No hay comentarios.:
Publicar un comentario